数据中心内存面临的挑战
CXL 3.1的数据传输速率高达64 GT/s并提供多层(网络连接)交换,可实现高度可扩展的内存池和共享。这些特色功能将成为下一代数据中心的关键,既能够减少高昂的内存成本和闲置的内存资源,又能够根据需要提供更高的内存带宽和容量。
Rambus CXL 3.1控制器IP凭借灵活的设计,适用于ASIC和FPGA的实现。它采用适用于CXL.io协议的Rambus PCIe® 6.1控制器架构,并且增加了CXL特有的CXL.cache和CXL.mem协议。内置的零延迟完整性和数据加密(IDE)模块可提供最先进的安全性,防止针对CXL和PCIe链路的物理攻击。这款控制器既可以单独交付,也可以与客户选择的CXL 3.1/PCIe 6.1 PHY集成。